|
HERRAMIENTAS INICIO
- GUÍA COMPLETA DE LA MEMORIA
- ¿CUÁNTA MEMORIA NECESITA?
- GUÍA COMPLETA DE DIGIAL MEDIA (PDF, 490KB)
- GUÍA DE ACTUALIZACIÓN PARA WINDOWS®
- FOLLETERIA
|
|
 |
Guía Completa de la Memoria
Otras Technologías De Memoria De Las Que Ha Escuchado Hablar
Vericación De Errores
Otras Especificaiones
OTRAS TECNOLOGÍAS DE MEMORIA DE LAS QUE HA ESCUCHADO HABLAR
SDRAM MEJORADA (ESDRAM)
Para incrementar la velocidad y eficiencia de los modelos de memoria estándar
algunos fabricantes han incorporado una pequeña cantidad SRAM directamente en el
chip, creando en forma efectiva una memoria caché dentro del chip. ESDRAM es
esencialmente SDRAM, más una pequeña cantidad de memoria caché SRAM, lo que
permite las operaciones de explosión de hasta 200MHz. Al igual que con la memoria
caché externa, el objetivo de la memoria caché DRAM es mantener los datos que se
utilizan con más frecuencia en la memoria caché SRAM para minimizar los accesos a
la DRAM más lenta. Una ventaja del SRAM incluido en el chip es que este habilita un
bus amplio entre el SRAM y el DRAM, aumentando en forma efectiva el ancho de
banda y la velocidad del DRAM.
RAM DE CICLO RÁPIDO (FCRAM)
FCRAM, desarrollado por Toshiba y Fujitsu, se utiliza en aplicaciones especializadas,
como servidores de extremo alto, impresoras y sistemas de conmutación de
telecomunicaciones. Esto incluye una segmentación de la disposición de memoria y
un estubado interno que aumenta la velocidad de acceso aleatorio y reduce el
consumo de energía.
DRAM DE SINCRONIZACIÓN DE ENLACE (SLDRAM)
Aunque se considera obsoleta hoy en día, SLDRAM la desarrolló un grupo de
fabricantes de DRAM como una alternativa a la tecnología Rambus al final de la
década de los 90.
MEMORIA DE CANAL VIRTUAL (VCM)
Desarrollada por NEC, VCM permite que los diferentes "bloques" de memoria hagan
interfaz en forma independiente con el controlador de la memoria, cada uno con su
búfer. De esta forma, se pueden asignar distintas tareas de sistema a sus propios
"Canales Virtuales" y la información relacionada con una función no comparte el
espacio de búfer con otras tareas que ocurren al mismo tiempo, haciendo más
eficientes las operaciones.
MEMORIA FLASH/DIGITAL MEDIA
La memoria flash es una memoria de estado sólido no volátil y reescribible que
funciona como RAM y una unidad de disco duro, combinados. La memoria flash
almacena bits de datos electrónicos en celdas de memoria, al igual que DRAM, pero
también funciona como una unidad de disco duro que, cuando se apaga la energía,
los datos permanecen en memoria. Debido a su alta velocidad, durabilidad y bajos
requerimientos de voltaje, la memoria flash es ideal para su uso en aplicaciones tales
como cámaras digitales, video cámaras, teléfonos celulares, impresoras,
computadoras portátiles, organizadores personales, localizadores inteligentes y
registros de audio digitales, lectores MP3, sistemas de posicionamiento global (GPS)
y álbum de fotos digitales.
Las tarjetas Datapak son discos duros portátiles que se adaptan a cualquier slot PC
Card tipo II. Es la solucíon ideal para handhelds, notebooks, cámaras digitales o
cualquier dispositivo digital.
VERIFICACIÓN DE ERRORES
El asegurar la integridad de los datos almacenados en memoria es un aspecto
importante del diseño de la memoria. Dos medios principales de lograr esto son la
paridad y el código de corrección de errores (ECC).
Históricamente, la paridad ha sido el método de integridad de datos que se utiliza
más comúnmente. La paridad puede detectar, pero no corregir, errores de un solo bit.
El código de corrección de errores (ECC) es un método más completo de
verificación de integridad de datos que puede detectar y corregir errores de un solo bit.
Cada vez menos fabricantes de PC están soportando la verificación de integridad de
datos en sus diseños. Esto se debe a un par de factores. Primero, al eliminar el soporte
para la memoria de paridad, que es más cara que la memoria estándar, los fabricantes
pueden disminuir el precio de las computadoras. Afortunadamente, esta tendencia se
complementa mediante el segundo factor: esto es, la calidad mejorada de los
componentes de memoria disponibles con ciertos fabricantes y, como resultado, la
relativa falta de frecuencia de errores de memoria.
El tipo de verificación de integridad de datos depende de la forma en que se va a
utilizar el sistema de la computadora. Si la computadora va a tener un papel
importante (como servidor, por ejemplo), entonces una computadora que soporta la
verificación de integridad de datos es la opción ideal. En general:
• La mayoría de las computadoras diseñadas para su uso en servidores de extremo
alto soportan la memoria ECC.
• La mayoría de las computadoras de bajo costo diseñadas para su uso en el hogar
o pequeños negocios soportan memoria sin paridad.
En 1999, IBM introdujo una tecnología de memoria llamada Chipkill. Diseñado
para uso en servidores, Chipkill protege estos sistemas críticos de errores de
un chip individual de memoria, así mismo toda otra clase de errores de múltiples
bits en cualquier sector de un chip de memoria-resultando en menos paros del servidor.
PARIDAD
Cuando la paridad se utiliza en un sistema de computadora, un bit de paridad se
almacena en DRAM junto con cada 8 bits (1 byte) de datos. Los dos tipos de
protocolo de paridad, paridad impar y paridad par, funcionan en forma similar.
Esta tabla muestra cómo funciona la paridad impar y la paridad par. Los procesos son
idénticos, pero con atributos opuestos.
| |
PARIDAD IMPAR |
PARIDAD PAR |
| Paso 1 |
El bit de paridad se forzará a estar en 1
(o "encendido") si el byte correspondiente de datos
contiene un número par de 1 s.
Si el byte contiene un número impar de 1 s , el bit
de paridad se establece en 0 (o "apagado"). |
El bit de paridad se establece en 1 si el byte
correspondiente de datos contiene un número impar de 1 s.
El bit de paridad se establece en 0 si el byte
contiene un número par de Is. |
| Paso 2 |
El bit de paridad y los 8 bits correspondientes de
datos se escriben en DRAM. |
(Igual que para la paridad impar). |
| Paso 3 |
Justo de que se envíen los datos al CPU, éstos se
interceptan en el circuito de paridad.
Si el circuito de paridad ve un número impar de 1 s,
el dato se considera válido. El bit de paridad se
excluye de los datos y los 8 bits de datos se pasan
hacia el CPU.
Si el circuito de paridad detecta un número impar
de 1 s, el dato se invalida y se genera un error de
paridad. |
(Igual que para la paridad impar).
Los datos se consideran válidos si el circuito de
paridad detecta un número par de 1 s.
Los datos inválidos si el circuito de paridad
detecta un número impar de 1 s. |
La paridad tiene sus limitaciones. Por ejemplo, la paridad puede detectar errores, pero
no puede hacer correcciones. Esto se debe a que la tecnología de paridad no puede
determinar cuál de los 8 bits de datos no es válido.
Además, si hay varios bits que no sean válidos, el circuito de paridad no detectará el
problema si los datos corresponden con la condición de paridad impar o par que el
circuito de paridad está verificando. Por ejemplo, si un 0 válido se convierte en un 1
no válido y un 1 válido se convierte en un 0 no válido, los dos bits defectuosos se
cancelan mutuamente y el circuito de paridad no encuentra los errores resultantes.
Afortunadamente, las probabilidades de que esto suceda son extremadamente remotas.
Con la paridad normal, cuando se escriben 8 bits de datos
en DRAM, un bit de paridad correspondiente se escribe al mismo tiempo. El valor
del bit de paridad (ya sea 1 ó 0) se determina en el momento en que el byte se
escribe en DRAM, con base en una cantidad par o impar de 1 s. Algunos fabricantes
utilizan un chip de "paridad falsa" menos caro. Este chip simplemente genera un
1 ó 0 en el momento en que los datos se están enviando al CPU para acomodar
el controlador de memoria. (Por ejemplo, si la computadora utiliza una paridad
impar, el chip de paridad falsa genera un 1 cuando se envía al CPU un bit de datos
que contenga un número par de 1 s. Si el byte contiene un número impar de 1 s, el
chip de paridad falso generará un 0). El asunto aquí es que el chip de paridad falso envía
una señal de aprobación sin importarle lo que sea. De esta forma,"engaña"
a la computadora que está esperando un bit de paridad se está realizando,
cuando no es así. A fin de cuentas, una paridad falsa no puede detectar
un bit no válido de datos.
ECC
El código corrección de errores es el método de verificación de integridad de datos
que se utiliza principalmente en las PCs de extremo alto y en los servidores de
archivo. La diferencia importante entre ECC y la paridad es que ECC puede detectar
y corregir errores de un bit. Con ECC la correción de errores de 1 bit generalmente
tiene lugar sin que el usuario ni siquiera sepa que ocurrió un error. Dependiendo del
tipo de controlador de memoria que ocupa la computadora, ECC también puede
detectar errores de memoria no frecuentes de 2, 3 ó 4 bits. Aunque ECC
pueda detectar estos errores de bits múltiples, no puede corregirlos. Sin embargo,
hay algunas formas mucho más complejas de ECC que pueden corregir errores de
bit múltiples.
El uso de una secuencia matemática especial, algoritmos y el trabajo en conjunción
con el controlador de memoria, hace que el circuito ECC anexe los bits ECC a los bits
de datos que se almacenan juntos en memoria. Cuando el CPU solicita datos de la
memoria, el controlador de memoria decodifica los bits ECC y determina si uno o
más bits de datos están dañados. Si hay un error en un solo bit, el circuito ECC lo
corrige. En el caso poco frecuente de un error de bits multiples, el circuito ECC
informa un error de paridad.
OTRAS ESPECIFICACIONES
Además de los factores de forma, las tecnologías de memoria y los métodos de
verificación de errores, hay otras especificaciones importantes para entender y
seleccionar productos de memoria.
VELOCIDAD
La velocidad de los componentes y módulos de memoria es uno de los factores más
importantes cuando se optimiza la configuración de la memoria. De hecho, todos los
sistemas de computadora especifican una velocidad de componentes de memoria. El
asegurar la compatibilidad de la memoria requiere que se cumpla con esta
especificación. Esta sección cubre tres mediciones de la velocidad de los componentes
y módulos de memoria: tiempo de acceso megahertz y bytes por segundo.
TIEMPO DE ACCESO
Antes de SDRAM, la velocidad de la memoria se expresaba en tiempo de acceso,
medido en nano segundos (ns). El tiempo de acceso de un módulo de memoria indica
la cantidad de tiempo que toma al módulo generar la solicitud de datos. Por lo tanto,
los números pequeños indican tiempos de acceso más rápidos. Las velocidades
normales son de 80ns, 70ns y 60ns. Con frecuencia, se puede identificar la velocidad
de un módulo con el número de parte en el chip: dichos números de parte terminan
en "menos 6" para 60ns, "menos 7" para 70ns, y así sucesivamente.
En la mayoría de los casos se puede hacer concordar la especificación la especificación
de la memoria de un sistema de computadora con un módulo clasificado a la
velocidad requerida o más rápido. Por ejemplo, si el sistema requiere 70ns de
memoria, se pueden utilizar memorias de 70ns y 60ns sin ningún problema. Sin
embargo, algunos sistemas anteriores verifican la identificación del módulo para la
velocidad clasificada al inicio del sistema y sólo se iniciará si reconoce la velocidad
exacta que está buscando. Si el sistema tiene una especificación de velocidad de 80ns,
por ejemplo, éste no aceptará nada distinto a 80ns, incluso si es más rápido. En
muchos casos, se podría seguir construyendo módulos para estos sistemas con chips
de sistemas más rápidos en ellos, pero la identificación se establecería a una velocidad
menor para asegurar su compatibilidad con el sistema. Este es la razón por la cual no
siempre se puede estar seguro de la velocidad clasificada en un módulo viendo las
marcas de velocidad en los chips de memoria.
MEGAHERTZ
Comenzando con el desarrollo de la tecnología SDRAM, la velocidad del módulo de
memoria se ha medido en megahertz (MHz). Las marcas de velocidad en los chips de
memoria normalmente se encuentran en nano segundos. Esto puede ser confuso,
especialmente debido a que las marcaciones de nano segundos ya no miden el tiempo
de acceso, si no que ahora miden el número de nano segundos entre los ciclos de
reloj. Para los chips SDRAM con velocidades de 66MHz, 100MHZ y 133MHz, por
ejemplo, la marca correspondiente en los chips es de -15, -10, y -7.5,
respectivamente.
Esta tabla muestra el método para determinar las equivalencias de la velocidad entre
las clasificaciones MHz y ns.
| PASO 1 |
PASO 2 |
PASO 3 |
PASO 4 |
MHz = 1 millón
de ciclos de reloj
por segundo |
Multiplique por 1 millón para obtener el total de ciclos de reloj por segundo. |
Constante: 1 mil millones de nano segundos por segundo. |
Divida los nano segundos por segundos (del paso 3) entre los ciclos de reloj
por segundo (del paso 2) para obtener los nano segundos por ciclo de reloj. |
| 66 |
66,000,000 |
1,000,000,000 |
15 |
| 100 |
100,000,000 |
1,000,000,000 |
10 |
| 133 |
133,000,000 |
1,000,000,000 |
7.5 |
Tal como se mencionó en la sección anterior, la velocidad del procesador y la
velocidad del bus de memoria normalmente no son la misma. La velocidad de
memoria está limitada por la velocidad del bus de memoria que es el enlace más lento
en el proceso.
BYTES POR SEGUNDO
La conversión de MHz a bytes por segundo puede ser confuso al principio las dos
partes de información más importantes que necesita para hacer la conversión es la
velocidad (en MHz) y el ancho (en bits) del bus.
Ancho del bus: Si tiene un bus 8 bits, entonces los 8 bits ó 1 byte, de información
puede viajar a la vez en el bus. Si se tiene un bus de 64 bits, entonces los 64 bits, u
8 bytes, de información pueden viajar a la vez.
Velocidad del bus: Si la velocidad del bus de memoria es de 100MHz, este mide 100
millones de ciclos de reloj por segundo. Normalmente, un paquete de información
puede viajar en cada ciclo de reloj. Si el bus de 100MHz tiene un bit de ancho,
entonces los datos pueden viajar a 100 megabytes por segundo. Los datos viajan en
un bus de 64 bits y 100MHz a 800 Megabytes por segundo.
Los módulos Rambus a veces se miden en megahertz y algunas veces en megabytes
por segundo. Un tipo de módulo Rambus corre en un bus de 400MHz, pero debido
a que los módulos Rambus pueden enviar dos piezas de información por ciclo de reloj
en lugar de una, el módulo se clasifica como 800MHz. Es decir que a veces se conoce
como PC-800. Debido a que el ancho del bus Rambus es de 16 bits, ó 2 bytes de
ancho, los datos viajan a 1600MB por segundo ó 1.6 GB por segundo. Al utilizar la
misma lógica, el Rambus PC- 600 transfiere datos a 1.2 gigabytes por segundo.
REGISTROS Y BÚFERS
Los registros y búfers mejoran la operación de la memoria al "reimpulsar" señales de
control en los chips de memoria. Estos pueden ser externos al módulo de memoria o
se pueden localizar en el módulo mismo. El tener registros y búfers localizados
directamente en el módulo de memoria permite que un sistema soporte una cantidad
mayor de módulos. Por lo tanto, se tiene la posibilidad de encontrar estos tipos de
módulos en servidores y estaciones de trabajo de extremo alto. Es importante hacer
notar que cuando se actualiza, no pueden mezclarse los módulos con búfer o sin
búfer (o registrados).
La operación del búfer (EDO y FPM): Para EDO y los módulos de localización
rápida, el proceso de reimpulso de señales se llama proceso de búfer. Con el proceso
de búfer no hay perdida de desempeño.
Registro (SDRAM): Para SDRAM, el proceso de impulso de señales se llama registro.
El registro es similar al proceso de búfer, excepto que en el registro, los datos se
organizan según el reloj dentro y fuera del registro mediante el reloj del sistema. Los
módulos registrados son ligeramente más lentos que los módulos no registrados
debido al que el proceso del registro toma solamente un ciclo del reloj.
Un ejemplo de un módulo protegido y uno no protegido. Están con una
clave distinta para asegurar que no se pueden utilizar en lugar de otro.
MÓDULO CON BANCOS MULTIPLES
Un módulo con bancos múltiples permite tener mayor flexibilidad en el tipo de chips
que se utiliza. Los bancos múltiples permiten que un diseñador de memoria divida el
módulo en bancos, lo que significa que puede aparecer en el sistema de
computadoras como más de un módulo. Este diseño es equivalente a los bancos de
los sockets de memoria en una computadora: el sistema accesa un banco de memoria
a la vez, sin importar cuantos sockets de memoria reales incluya en banco.
Algunas personas confunden los términos "de doble lado"y" de dos bancos".
Para aclarar esto: el doble lado es un término físico que significa que los chips están
dispuestos a los dos lados del módulo de memoria. Con dos bancos es un término
eléctrico que significa que el módulo está dividido eléctricamente en dos bancos
de memoria. La política de Kingston siempre ha sido hacer corresponder los
metales para que los números y parte de Kingston asignados a cada sistema
de computadora tomen en cuenta el metal del socket.
ESTAÑO CONTRA ORO
Los módulos de memoria se fabrican, ya sea con guías de estaño (conectores) o con
guías de oro. Todos los DIMMs de 168 pines y SODIMMs de 144 pines tienen guías
bañadas en oro. El oro es mejor conductor que el estaño. Sin embargo, debido a que
el estaño es mucho más económico que el oro, los fabricantes de computadoras
comenzaron a utilizar los sockets de estaño en tarjetas de sistemas desde principios
de los años 90 para reducir su costo. Si compra memoria y tiene alguna opción, es
decir, modelos compatibles que vienen tanto en estaño como en oro, es mejor que el
metal del módulo corresponda al metal del socket donde se va a poner. Cuando los
metales son los mismos, esto puede ayudar a evitar la corrosión.
VELOCIDADES DE ACTUALIZACIÓN
La actualización es el proceso de recarga, o de volver a energizar, "las celdas de
memoria" en un chip de memoria. En forma interna la memoria de la computadora
está dispuesta como una matriz de celdas de memoria en filas y columnas, como los
cuadros de una tarjeta de verificación, con cada columna dividida aún más en el
ancho de entrada de E/S del chip de memoria. La organización completa de las filas
y columnas se llama disposición de DRAM. DRAM se llama RAM "dinámico" porque
se debe actualizar o volver energizar miles de veces cada segundo para retener la
información. Se debe actualizar debido a que las celdas de memoria están diseñadas
alrededor de capacitores muy pequeños que almacenan cargas eléctricas. Estos
capacitores funcionan como materias muy pequeñas que pierden sus cargas
almacenadas si no se vuelven a energizar. Asimismo, el proceso de lectura de datos de
la disposición de memoria agota estas cargas, por lo que las celdas de memoria
también se deben cargar previamente antes de leer los datos.
Las celdas se actualizan una fila a la vez (generalmente una celda por ciclo de
actualización). El término velocidad de actualización se refiere no sólo al tiempo
que toma actualizar la memoria, sino al número total de filas que tienen que actulizar
la disposición DRAM completa. Por ejemplo, una velocidad de actualización de 2K
indican que necesitan 2,048 filas para actualizar la disposición; por otro lado, una
velocidad 4K indica que se necesitan 4,096 filas.
Normalmente el controlador de la memoria del sistema inicia la operación de
actualización. Sin embargo, algunos chips pueden "auto actualizarse". Esto significa
que el chip de RAM tiene sus propios circuitos de actualización y no requieren la
intervención del CPU o del controlador de memoria externo. Los módulos de auto
actualización reducen considerablemente el consumo de energía y con frecuencia se
utilizan en computadoras portátiles.
LATENCIA CAS
El título latencia CAS se refiere al número de ciclos de reloj que toma antes de que
una columna se pueda dirigir al chip DRAM. La latencia es una medida de retraso por
lo que un factor de latencia CAS "CL2" indica un retraso de dos ciclos de reloj y un
factor latencia "CL3" indica un retrazo de 3 ciclos de reloj. Cuando apenas salieron al
mercado los chips SDRAM, fue difícil producir chips con un factor de latencia CAS
tan bajo como CL2. Y aunque algunas especificaciones pedían CL2, muchos módulos
funcionaron bien con un factor de latencia CAS de CL3.
DISPERSORES DE CALOR Y DEPÓSITOS DE CALOR
A medida que se hacen más rápidos los componentes de la memoria, los chips se
hacen más densos y más circuitos se deben amontonar en tarjetas más pequeñas. La
disipación del calor excesivo se vuelve un asunto más importante. Durante varios
años hasta la fecha los procesadores han incorporado ventiladores. Los diseños de
módulos de memoria utilizan depósitos de calor o dispersores de calor para mantener
las temperaturas de operación en un nivel seguro.
DETECCIÓN DE PRESENCIA SERIAL (SPD) Y DETECCIÓN DE PRESENCIA PARALELA (PPD)
Cuando se inicia un sistema de computadora, éste debe "detectar" la configuración de
los módulos de memoria para funcionar adecuadamente. La detección de presencia
paralela es el método tradicional de relevo a la información requerida utilizando un
número de resistencias. PPD es el método que utilizan los SIMMs y algunos DIMMs
para identificarse. La detección de presencia serial utiliza un EEPROM (Memoria
de sólo lectura programable eléctricamente) para almacenar información sobre
el módulo.
El EPROM es un chip que se puede programar con diversos tipos de
información sobre el módulo de memoria. Esta información puede incluir
la capacidad del módulo, la velocidad, el tipo de memoria e incluso el
nombre del fabricante del módulo. El CPU utiliza esta información cuando
se inicia para entender la clase de memoria que se encuentra en el sistema
y ajustar sus configuraciones de acuerdo con esto. Un chip EEPROM
(memoria sólo de lectura programable y borrable eléctricamente), también
conocido como un E2PROM difiere de un EPROM en que no necesita
quitarse de la computadora para modificarse. Sin embargo, sí debe borrarse
y reprogramarse completamente, y no en forma selectiva. Ta mb i én tienen un
intervalo de vida limitado, esto es, está limitado el número de veces que se puede
reprogramar.
NÚMERO DE LÍNEAS DE RELOJ (RELOJ 2 CONTRA RELOJ 4)
La memoria SDRAM requiere que haya líneas de reloj del sistema al módulo de
memoria. "Reloj 2" significa que dos líneas de reloj que corren el módulo y "reloj 4"
significa que cuatro líneas de reloj que van al módulo. Los primeros diseños de Intel
eran de reloj 2 porque sólo era un módulo de 8 chips. Posteriormente, se
desarrollaron los diseños de reloj 4, que permitieron menos chips por línea de reloj,
disminuyendo de esta forma la carga en cada línea y habilitando una interfaz de datos
más rápida.
VOLTAJES
Los voltajes en los módulos de memoria siguen disminuyendo a medida que las
celdas de memoria en los DRAM están cada vez más juntas y el calor se vuelve un
asunto más importante. La mayoría de los sistemas de computadoras utilizan para
operar a un estándar de 5 voltios. Las computadoras portátiles fueron las primeras en
utilizar chips de 3.3 voltios. Esto no fue sólo como un problema de calor; debido a
que los chips de bajo voltaje utilizan menos energía, al utilizarlos se hizo más fácil
prolongar la vida de la batería. Ahora, la mayoría de las computadoras de escritorio
están estandarizadas en una memoria de 3.3 voltios también, pero esto se está
reemplazando rápidamente por chips de 2.5 voltios a medida que los productos
continúan haciéndose más pequeños y los componentes quedan cada vez más juntos.
COMPUESTO CONTRA NO COMPUESTO
Compuesto y no compuesto fueron términos que primero se utilizaron en las
computadoras Apple para explicar la diferencia entre los módulos de la misma
capacidad que utilizaban un número distinto de chips. Para ilustrar eso: cuando la
industria esta en transición de una densidad de chip a otra, normalmente hay una
etapa en la que se puede construir, por ejemplo, un módulo de memoria con 8 chips
de nueva densidad ó con 32 bits con la densidad anterior. Apple se refirió a este
módulo utilizando la tecnología más completa y menos chips como "no compuestos"
y la versión que utiliza tecnología anterior y el número mayor de chips como
"compuesta". Debido a que 32 chips en un módulo pueden causar problemas de calor
y espacio, Apple con frecuencia recomienda a los clientes comprar módulos no
compuestos.
|
|
