|
内存工具首页
- 基础内存指南
- 性能研究报告
- 内存评估
- 闪存指南
- DDR 白皮书
- 企业短片
|
|
|
基础内存指南
内存如何运作 How memory works
先前提到内存将资料储存在中央处理器能够快速存取的地方。以下是这个过程的详细介绍。
内存如何与处理器运作
计算机系统的主要元件
中央处理器(CPU)常被称为计算机的大脑。所有计算机的工作都在此完成。
晶片组(Chipset)支援中央处理器的运作。通常晶片组内包括数个控制器以调节处理器及系统其他部分间资料的传输。
内存控制器(Memory Controller)是晶片组的一部分。负责建立内存与中央处理器之间的资讯传输。
汇流排(bus)是计算机中的资料通路,包括了连接中央处理器,内存以及所有输入/输出设备的数种平行电路线。汇流排的设计,或称汇流排结构,决定资料在主机板速度，依照各部分所需要的传输速度的不同,一个系统中也有不同种类的汇流排。内存汇流排连接内存控制器与计算机的内存插槽。较新的系统中内存汇流排结构包括了一个连接CPU与主内存的Frontside bus (FSB)以及一个连接内存与L2快速缓冲贮存区的backside bus (BSB)。
内存速度
当中央处理器需要内存中的资讯时,它会发出一个由内存控制器所执行的要求，内存控制器接著将要求发送至内存,并在资讯备妥时向中央处理器报告 整个周期-从中央处理器到内存控制器,内存再回到中央处理器-所需的时间会因为内存速度以及其他因素而有所不同,例如汇流排速度。
内存速度有时以兆赫来计算,或以存取速度来说-送出资料所需的实际时间-以奈秒(ns)计算，不管是兆赫或是奈秒,内存速度代表内存模组在收到要求时送出资讯的速度。
存取时间(奈秒)
存取时间从内存模组收到资料要求算起,到资料准备完成为止。内存模组标明的存取时间通常在50ns到80ns的范围中间，在存取时间的计算时,(以奈秒计算)数字越小表示诉度越快
举例来说,内存控制器向内存要求资料,内存在70ns后作出反应，中央处理器在大约125秒后收到资讯。所以,当使用70ns内存模组时从中央处理器下达要求到实际收到资讯所需的全部时间为195ns。这是因为内存控制器需要时间来处理资讯传送并且资讯必须从内存模组传送到中央处理器的缘故。
兆赫(MHz)
由於同步DRAM科技,内存晶片能够和计算机的系统时钟同步,使以兆赫,百万周期/秒,计算速度更为简易。由於兆赫也被用於计算系统的其他部分的速度,使得它更容易被用来比较不同元件的速度与同步的功能。为了更清楚了解速度,先了解系统时钟也显得重要
系统时钟(System Clock)
系统时钟装置於主机版上，它像节拍器一样规率性地对计算机的其他部分送出讯号 它的频率通常以方型的波状图形表示,如下图:
但是真正的时钟讯号在示波器上显示的图形跟下图比较相似:
图形中的每个波长称为一个 “时钟周期”。一个系统时钟以100兆赫运作代表每秒包括了一百万时钟周期。计算机中的每项作业都以时钟周期来计时,而每个动作都需要特定数目的时钟周期来完成。举例来说,处理内存要求时,内存控制器便能像中央处理器回报所要求的资料将在六个时钟周期后送达。
中央处理器以及其他设备可能以高於或低於系统时钟的速度运作，不同速度的各部分的同步化只需要一个倍数或因数。举例而言,当一个100兆赫的系统时钟与400兆赫的中央处理器互动时,两个设备都了解一个系统时钟的周期等於四个中央处理器的周期,於是它们使用倍数/因数 4 来将指令同步化。
许多人认定处理器的速度就是计算机的速度,但是绝大多数的时候,系统汇流排以及计算机的其他配件以不同的速度运作。
追求最高性能
近几年来,计算机处理器的速度大幅度的提升，处理器速度的提升提高了计算机的整体性能表现。但是,处理器只是计算机的一部分并且需要依赖其他计算机中的配件来完成作业。由於中央处理器所处理的资讯必须从内存中读写,资讯在处理器以及内存间的传送速度大幅影响计算机的整体表现。
於是,更快速的内存技术对整体性能表现有重大的贡献 但是提高内存速度只是解决方案的一部分，资讯在处理器以及内存间传送所花的时间通常比处理器执行功能所花的时间更长，这个部分所介绍的技术与改革都是为了提升内存与处理器间资料传输的速度。
快速缓冲贮存内存(Cache Memory)
快速缓冲贮存区是一个位置非常接近中央处理器的较小容量的高速内存。快速缓冲贮存区是为了向中央处理器供应最常被要求的指令以及资料所设，由於从快速缓冲贮存区取得资料所需时间只是从主内存取得资料所需时间的数分之一, 快速缓冲贮存区的设置能够节省许多时间。如果所需要的资讯并不在快速缓冲贮存区,计算机仍需到主内存中搜寻,但是由於查询快速缓冲贮存区所需的时间极短,所以仍然是值得的。就如你需要食物时会先检查冰箱是否有需要的食物,因为检查冰箱并不花很多时间。
快速缓冲贮存区依据 “80/20”规则运作，在计算机的所有的程式,资讯以及数据里,百分之八十的时候只有百分之二十被使用 (这百分之二十可能包括发送或删除电子邮件,将档案储存至硬碟或辨识键盘上被碰触的按键所需要的程式码)。另一方面,其余的百分之八十的资料被使用的时间只有百分之二十。由於中央处理器正在使用的资料以及指令很可能会被再度使用,设置快速缓冲贮存内存是合理的。
快速缓冲内存如何运作
快速缓冲内存就像中央处理器所需要的指示的 “排行榜”。内存控制器将中央处理器所要求的所有指令储存在快速缓冲内存内,每当中央处理器在快速缓冲内存中找到所需要的资料-称为 “cache hit”-该指令便被提高到 “排行榜” 的顶端，当快速缓冲内存已满而中央处理器要求新指令时,系统便将之取代快速缓冲贮存区中最久未被使用的资料 於是经常使用的最优先资料被保留在快速缓冲内存而将较不常使用的资料退出
快速缓冲内存等级
目前,大部分的快速缓冲内存已经被包括在处理器晶片本身当中,但是也有其他的形式;有时,系统可能有置於处理器中的快速缓冲储存内存，在处理器外的主机板上,以及/或是靠近中央处理器,含有一个快速缓冲贮存内存模组的快速缓冲贮存内存插槽。在每个种类的配置中,每个快速缓冲贮存内存都依与处理器的距离而有等级的不同 举例而言,最靠近处理器的快速缓冲贮存内存称为Level 1/L1 Cache,下一级快速缓冲贮存区称为L2,L3,并以此类推，除了快速缓冲贮存内存外,计算机通常有其他的快速缓冲储存设备>举例而言,系统有时便以主内存做为硬碟的快速缓冲储存区，虽然在此我们不讨论这种情况,但是必须注意到快速缓冲贮存区可能特别用来称呼内存或是其他储存技术。
你可能会想:既然靠近处理器的快速缓冲内存这么方便,为何并非所有的主内存都使用快速缓冲内存? 首先,快速缓冲贮存内存通常使用一种称为SRAM (Static RAM)的内存晶片,和主内存所使用的DRAM相比,它比较昂贵,同时每MB也需要更多空间。并且,快速缓冲贮存区只能提高整体系统性能表现到一定程度，快速缓冲贮存内存的真正利益在於储存最常用的指示。较大的快速缓冲贮存区能够储存较多的资料但如果这些资料不常被使用,将其至於处理器附近并没有太大利益。
主内存达成中央处理器所发出的内存要求需要195ns的时间 外部快速缓冲贮存区只需要45ns便能达成所中央处理器所发出的要求。
主机版配置
或许你已经发现,内存模组在主机体上的配置对系统性能表现有直接的影响。由於区域内存必须储存中央处理器所需的所有资料,内存以及中央处理器间资料传送的速度对於系统的整体性能表现便有决定性的影响。由於中央处理器与内存间资料交换的时间计算是如此复杂(intricately),处理器与内存间的距离便成为决定性能表现的另一个不可或缺的条件。
Interleaving
“Interleaving”指中央处理器与两个或多个Memory Bank轮流通讯的过程 “Interleaving” 技术主要使用於较大规模的系统中,例如服务器与工作站 以下是它的运作方式: 每当中央处理器对一个内存库提出要求,该内存库需要一个时钟周期的重设时间，中央处理器便在该处理器重设的同时对第二个处理器提出要求,藉以节省工作时间 “Interleaving”也能够在晶片中运作以提高性能表现，举例来说,SDRAM中的内存单位便被分成两个能够同时运作的独立内存单位组，两个内存单位组间的 “Interleaving”便能创造持续的资料流通，这个过程缩短了内存周期的长度并达到更快的传输速度。
"Bursting”
“Bursting”是另一个节省时间的技术。“Bursting”的目的是提供中央处理器可能需要的额外资料，於是相对於一次从内存中取得一部分资讯,计算机自内存中数个连续位址取得一组资讯，这个程序节省时间,由於统计上的可能性显示处理器所要求的下一个资料位置可能与前一个是连续的，这样一来,中央处理器便能得到所需的所有指令而不需要一一要求。“Bursting”能够应用在不同种类的内存以及读写资料的作业上。
Pipelining
“Pipelining”是计算机将作业分成一系列部分完成程序的处理技术。透过将较大的作业分成较小而部分重叠的作业, “Pipelining”被使用於将性能表现提高於非 “Pipeline” 作业方式的极限 Pipeline程序启动后,除了通过的程序数目外,指令的执行率也较高。
(页边注脚)
在EDO技术推出的同时,bursting以及pipeline技术也开始受到欢迎 拥有这些功能的EDO晶片称为 “Burst EDO” 或 “Pipeline Burst EDO” 晶片。
|
|
