|
記憶體工具首頁
- 基礎記憶體指南
- 相關文宣
- 性能研究報告
- 數位多媒體指南
- DDR 白皮書
- 企業短片
|
|
|
記憶體如何運作 How memory works
先前提到記憶體將資料儲存在中央處理器能夠快速存取的地方。以下是這個過程的詳細介紹。
記憶體如何與處理器運作
電腦系統的主要元件
中央處理器(CPU)常被稱為電腦的大腦。所有電腦的工作都在此完成。
晶片組(Chipset)支援中央處理器的運作。通常晶片組內包括數個控制器以調節處理器及系統其他部分間資料的傳輸。
記憶體控制器(Memory Controller)是晶片組的一部分。負責建立記憶體與中央處理器之間的資訊傳輸。
匯流排(bus)是電腦中的資料通路,包括了連接中央處理器,記憶體以及所有輸入/輸出設備的數種平行電路線。匯流排的設計,或稱匯流排結構,決定資料在主機板速度，依照各部分所需要的傳輸速度的不同,一個系統中也有不同種類的匯流排。記憶體匯流排連接記憶體控制器與電腦的記憶體插槽。較新的系統中記憶體匯流排結構包括了一個連接CPU與主記憶體的Frontside bus (FSB)以及一個連接記憶體與L2快速緩衝貯存區的backside bus (BSB)。
記憶體速度
當中央處理器需要記憶體中的資訊時,它會發出一個由記憶體控制器所執行的要求，記憶體控制器接著將要求發送至記憶體,並在資訊備妥時向中央處理器報告 整個週期-從中央處理器到記憶體控制器,記憶體再回到中央處理器-所需的時間會因為記憶體速度以及其他因素而有所不同,例如匯流排速度。
記憶體速度有時以兆赫來計算,或以存取速度來說-送出資料所需的實際時間-以奈秒(ns)計算，不管是兆赫或是奈秒,記憶體速度代表記憶體模組在收到要求時送出資訊的速度。
存取時間(奈秒)
存取時間從記憶體模組收到資料要求算起,到資料準備完成為止。記憶體模組標明的存取時間通常在50ns到80ns的範圍中間，在存取時間的計算時,(以奈秒計算)數字越小表示訴度越快
舉例來說,記憶體控制器向記憶體要求資料,記憶體在70ns後作出反應，中央處理器在大約125秒後收到資訊。所以,當使用70ns記憶體模組時從中央處理器下達要求到實際收到資訊所需的全部時間為195ns。這是因為記憶體控制器需要時間來處理資訊傳送並且資訊必須從記憶體模組傳送到中央處理器的緣故。
兆赫(MHz)
由於同步DRAM科技,記憶體晶片能夠和電腦的系統時鐘同步,使以兆赫,百萬週期/秒,計算速度更為簡易。由於兆赫也被用於計算系統的其他部分的速度,使得它更容易被用來比較不同元件的速度與同步的功能。為了更清楚瞭解速度,先了解系統時鐘也顯得重要
系統時鐘(System Clock)
系統時鐘裝置於主機版上，它像節拍器一樣規率性地對電腦的其他部分送出訊號 它的頻率通常以方型的波狀圖形表示,如下圖:
但是真正的時鐘訊號在示波器上顯示的圖形跟下圖比較相似:
圖形中的每個波長稱為一個 “時鐘週期”。一個系統時鐘以100兆赫運作代表每秒包括了一百萬時鐘週期。電腦中的每項作業都以時鐘週期來計時,而每個動作都需要特定數目的時鐘週期來完成。舉例來說,處理記憶要求時,記憶體控制器便能像中央處理器回報所要求的資料將在六個時鐘週期後送達。
中央處理器以及其他設備可能以高於或低於系統時鐘的速度運作，不同速度的各部份的同步化只需要一個倍數或因數。舉例而言,當一個100兆赫的系統時鐘與400兆赫的中央處理器互動時,兩個設備都了解一個系統時鐘的週期等於四個中央處理器的週期,於是它們使用倍數/因數 4 來將指令同步化。
許多人認定處理器的速度就是電腦的速度,但是絕大多數的時候,系統匯流排以及電腦的其他配件以不同的速度運作。
追求最高性能
近幾年來,電腦處理器的速度大幅度的提升，處理器速度的提升提高了電腦的整體性能表現。但是,處理器只是電腦的一部分並且需要依賴其他電腦中的配件來完成作業。由於中央處理器所處理的資訊必須從記憶體中讀寫,資訊在處理器以及記憶體間的傳送速度大幅影響電腦的整體表現。
於是,更快速的記憶體技術對整體性能表現有重大的貢獻 但是提高記憶體速度只是解決方案的一部份，資訊在處理器以及記憶體間傳送所花的時間通常比處理器執行功能所花的時間更長，這個部分所介紹的技術與改革都是為了提升記憶體與處理器間資料傳輸的速度。
快速緩衝貯存記憶體(Cache Memory)
快速緩衝貯存區是一個位置非常接近中央處理器的較小容量的高速記憶體。快速緩衝貯存區是為了向中央處理器供應最常被要求的指令以及資料所設，由於從快速緩衝貯存區取得資料所需時間只是從主記憶體取得資料所需時間的數分之一, 快速緩衝貯存區的設置能夠節省許多時間。如果所需要的資訊並不在快速緩衝貯存區,電腦仍需到主記憶體中搜尋,但是由於查詢快速緩衝貯存區所需的時間極短,所以仍然是值得的。就如你需要食物時會先檢查冰箱是否有需要的食物,因為檢查冰箱並不花很多時間。
快速緩衝貯存區依據 “80/20”規則運作，在電腦的所有的程式,資訊以及數據裡,百分之八十的時候只有百分之二十被使用 (這百分之二十可能包括發送或刪除電子郵件,將檔案儲存至硬碟或辨識鍵盤上被碰觸的按鍵所需要的程式碼)。另一方面,其餘的百分之八十的資料被使用的時間只有百分之二十。由於中央處理器正在使用的資料以及指令很可能會被再度使用,設置快速緩衝貯存記憶體是合理的。
快速緩衝記憶體如何運作
快速緩衝記憶體就像中央處理器所需要的指示的 “排行榜”。記憶體控制器將中央處理器所要求的所有指令儲存在快速緩衝記憶體內,每當中央處理器在快速緩衝記憶體中找到所需要的資料-稱為 “cache hit”-該指令便被提高到 “排行榜” 的頂端，當快速緩衝記憶體已滿而中央處理器要求新指令時,系統便將之取代快速緩衝貯存區中最久未被使用的資料 於是經常使用的最優先資料被保留在快速緩衝記憶體而將較不常使用的資料退出
快速緩衝記憶體等級
目前,大部分的快速緩衝記憶體已經被包括在處理器晶片本身當中,但是也有其他的形式;有時,系統可能有置於處理器中的快速緩衝儲存記憶體，在處理器外的主機板上,以及/或是靠近中央處理器,含有一個快速緩衝貯存記憶體模組的快速緩衝貯存記憶體插槽。在每個種類的配置中,每個快速緩衝貯存記憶體都依與處理器的距離而有等級的不同 舉例而言,最靠近處理器的快速緩衝貯存記憶體稱為Level 1/L1 Cache,下一級快速緩衝貯存區稱為L2,L3,並以此類推，除了快速緩衝貯存記憶體外,電腦通常有其他的快速緩衝儲存設備>舉例而言,系統有時便以主記憶體做為硬碟的快速緩衝儲存區，雖然在此我們不討論這種情況,但是必須注意到快速緩衝貯存區可能特別用來稱呼記憶體或是其他儲存技術。
你可能會想:既然靠近處理器的快速緩衝記憶體這麼方便,為何並非所有的主記憶體都使用快速緩衝記憶體? 首先,快速緩衝貯存記憶體通常使用一種稱為SRAM (Static RAM)的記憶體晶片,和主記憶體所使用的DRAM相比,它比較昂貴,同時每MB也需要更多空間。並且,快速緩衝貯存區只能提高整體系統性能表現到一定程度，快速緩衝貯存記憶體的真正利益在於儲存最常用的指示。較大的快速緩衝貯存區能夠儲存較多的資料但如果這些資料不常被使用,將其至於處理器附近並沒有太大利益。
主記憶體達成中央處理器所發出的記憶要求需要195ns的時間 外部快速緩衝貯存區只需要45ns便能達成所中央處理器所發出的要求。
主機版配置
或許你已經發現,記憶體模組在主機體上的配置對系統性能表現有直接的影響。由於區域記憶體必須儲存中央處理器所需的所有資料,記憶體以及中央處理器間資料傳送的速度對於系統的整體性能表現便有決定性的影響。由於中央處理器與記憶體間資料交換的時間計算是如此複雜(intricately),處理器與記憶體間的距離便成為決定性能表現的另一個不可或缺的條件。
Interleaving
“Interleaving”指中央處理器與兩個或多個Memory Bank輪流通訊的過程 “Interleaving” 技術主要使用於較大規模的系統中,例如伺服器與工作站 以下是它的運作方式: 每當中央處理器對一個記憶庫提出要求,該記憶庫需要一個時鐘週期的重設時間，中央處理器便在該處理器重設的同時對第二個處理器提出要求,藉以節省工作時間 “Interleaving”也能夠在晶片中運作以提高性能表現，舉例來說,SDRAM中的記憶單位便被分成兩個能夠同時運作的獨立記憶單位組，兩個記憶單位組間的 “Interleaving”便能創造持續的資料流通，這個過程縮短了記憶體週期的長度並達到更快的傳輸速度。
"Bursting”
“Bursting”是另一個節省時間的技術。“Bursting”的目的是提供中央處理器可能需要的額外資料，於是相對於一次從記憶體中取得一部分資訊,電腦自記憶體中數個連續位址取得一組資訊，這個程序節省時間,由於統計上的可能性顯示處理器所要求的下一個資料位置可能與前一個是連續的，這樣一來,中央處理器便能得到所需的所有指令而不需要一一要求。“Bursting”能夠應用在不同種類的記憶體以及讀寫資料的作業上。
Pipelining
“Pipelining”是電腦將作業分成一系列部分完成程序的處理技術。透過將較大的作業分成較小而部份重疊的作業, “Pipelining”被使用於將性能表現提高於非 “Pipeline” 作業方式的極限 Pipeline程序啟動後,除了通過的程序數目外,指令的執行率也較高。
(頁邊註腳)
在EDO技術推出的同時,bursting以及pipeline技術也開始受到歡迎 擁有這些功能的EDO晶片稱為 “Burst EDO” 或 “Pipeline Burst EDO” 晶片。
|
|
