このサイトでは、より良いサービスをご提供するためにクッキーを使用しておりますこのサイトの使用に伴い、お客様はかかる通信に同意することになります。当社は皆様のプライバシーとデータのセキュリティを確保致します。Cookie ポリシープライバシーポリシーが最近更新されましたので、確認してください。

テクニカル・ブリーフ

R.A.I.S.E. とは?

図 1. SF-2500 フラッシュストレージ・プロセッサのブロック図 [1]

R.A.I.S.E. ™(独立シリコンエレメントの冗長アレイ)は、LSI® SandForce® DuraClass™テクノロジーコンポーネントで採用されているフラッシュストレージ・プロセッサ (FSP) の「誤り訂正符号 (ECC)」機能を補完するテクノロジーの一つです。

NAND フラッシュは、その使用時に自然に発生する多くのビットエラー (BE) に悩まされます。 NAND フラッシュの寿命の始め (BOL) や寿命の終り (EOL) には、埋め込みの「誤り訂正符号 (ECC)」コンポーネントによってこれらのビットエラーが検出され、訂正されます。

図 2. NAND の BER 値の指数関数的な増加

ビット誤り率 (BER) は、製造時に NAND フラッシュのメーカーによって特徴付けられますが、その値は製造工程や、製造される NAND のタイプに大きく依存します。

ビット誤り率は、NAND に残ったプログラムと消去サイクルに反比例します。その結果として、NAND フラッシュデバイスの書込みまたは消去が頻繁に行われると、ビット誤り率は NAND の寿命の終りに向けて比例して増加します。

図 2 に示すように、訂正されなかった「生のビット誤り率 (RBER)」の値は、NAND フラッシュの寿命期間の始まりから終りまでの間のプログラム (書込み) または消去によって、指数関数的に増加するため、最終的に未使用状態で、メーカーが特徴付ける P/E サイクルの耐性に影響します。

データの一部に対してビットエラーが発生するまれなケースでは、防御の最初の壁が ECC コンポーネントです。

ECC の複雑さは、ビット長の回復性(たとえば、512 バイト当り 1 ビット、2 ビット、... 55 ビット)、使用するコード(BCH や Reed Solomon など)、およびフラッシュエラーの訂正とホストコンピュータに対する有効なデータの返却の支援によって、異なります。 • ECC コンポーネントの強度を特徴付けるために、「訂正不能ビットエラー率 (UBER)」という用語が用いられますが、これは 1 つの訂正不能ビットエラーが ECC の適用後にも発生する比率を示します。

図 3. LSI SandForce FSP と、標準の SSD コントローラ UEBER の比較 [2]

図 3 では、平均して 10 兆ビット(~0.11 ペタバイト)当り 1 ビットエラーの「訂正不能ビットエラー率」が標準的な SSD コントローラ(フラッシュストレージプロセッサ)で発生し、ユーザーデータでの訂正不能ビットエラーのリスクを高め、SandForce SSD プロセッサ (FSP) と比較した場合に、それらの寿命の極めて初期の段階でサイレント・エラーのリスクを増大させています。 [2] [3]

BER の値が、フラッシュストレージプロセッサの ECC の能力に達してしまった場合、特に NAND フラッシュの寿命の終りの場合、発生する必要がある。回復不能なエラーの可能性が増加し、データの破損が差し迫ったものになります。

このような状況では、防御の 2 番目の壁の役割を、R.A.I.S.E.(独立シリコンエレメントの冗長アレイ)を実行するために SSD ドライブに確保された NAND フラッシュの少量の記憶域が果たします。

図 4. 重複情報から、1 つの「不良」ページが既知の新しい「良好な」ページに復元されます。 [2] [4]

図 4 に示すように、R.A.I.S.E. は、SSD の NAND フラッシュデバイスの複数のページに格納された重複情報から構築され、ページまたはブロックレベルのデータを透過で、既知の「良好な」NAND フラッシュのブロックに再構築します。

このテクノロジーは、パリティの書込みオーバーヘッドを倍加させずに、単一の SSD ドライブで RAID 5(独立ディスクの冗長アレイ)の保護および信頼性を提供し、「訂正不能ビットエラー率 (UBER)」を、R.A.I.S.E.™ を使わない標準的な SSD フラッシュストレージプロセッサよりも約 1,000 兆倍ほど低くするか、または処理データの 10 の 29 乗 (10^-29) 当り 1 ビットエラー、または最大 111022302462515.66 ペタバイトほど低くします。

ページおよびブロックレベルの復元(ストライプ毎に単一のビット)は 5~100ms で行うことができ、しかもユーザーが認識できるような影響もなく、データの完全性を保証しながらシームレスなエラー復元プロセスが可能です。

新世代のリソグラフィー・シュリンク技術の採用に伴って搭載面積が縮小された NAND フラッシュの管理が複雑になり、プログラム/イレーズ回数 (P/E) の値が低下しました。

その結果、R.A.I.S.E.™ の保護は、NAND フラッシュの信頼性を管理し、向上させるために NAND フラッシュのメーカが推奨するソリューションになりました。

図 5. ECC、R.A.I.S.E. および CRC-32 を使用する NAND データ保護レイヤー

ECC コンポーネントが回復不能ビットエラーを検出できないためにサイレントエラーが発生するような状況では、無効なデータがホストコンピュータに返される可能性があり、またユーザーデータの完全性に関するリスクが生じる可能性があります。

FSP の ECC コンポーネントによってエラーが検出されないため、R.A.I.S.E. はアシストすることができません。無効なデータが有効データとしてホストに返されてデータの整合性が損なわれる前に、エンドツーエンドの 32 ビット CRC チェックがフライト(送信)データ内での捕捉に使用されます。 株式取引のような極めて重要なアプリケーションでは、破損した 1 ビットのデータが有効なデータとしてホストコンピュータに送信され、そのエラーが直ちに捕捉されなかった場合、経済全体を破壊するリスクが生まれます。

結論

NAND フラッシュの管理の複雑さは、その寿命の始めから終わりまで指数関数的に増加しています。

増加するビットエラー率 (BER) の管理には、NAND フラッシュデバイスのプログラム/イレーズ回数が有限の ECC を越えて、データ保護を保証する LSI SandForce の R.A.I.S.E.などの革新的なソリューションが必要です。

すでに複雑化している誤り訂正符号 (ECC) や LSI SandForce DuraClass フラッシュ管理テクノロジーを補完するために、R.A.I.S.E.以外の方式を使用した場合、ユーザーデータだけでなく、クライアント、企業、および産業用途の各クラスで、SSD のライフサイクル中に SSD 全体の整合性が損なわれるリスクが生じます。

参照:
  1. SandForce SF-2600 および SF-2500 Enterprise フラッシュストレージプロセッサ、LSI Corporation (http://www.lsi.com/downloads/Public/Flash-Storage-Processors/LSI_PB_SF-2500_EnterpriseFSP.pdf)

  2. RAISE™ - - 独立シリコンエレメントの冗長アレイ、 LSI Corporation (http://www.lsi.com/technology/duraclass/Pages/RAISE.aspx)

  3. LSI DuraClass™ Technology、 LSI Corporation (http://www.lsi.com/technology/duraclass/Pages/default.aspx)

  4. SF-2000 ファミリー SSD プロセッサの新しい企業用および産業用製品、LSI Corporation、2010 年 10 月 (http://www.lsi.com/)

        Back To Top