W tej witrynie używane są pliki cookie w celu rozszerzenia zakresu funkcji. Korzystanie z witryny jest równoznaczne z zaakceptowaniem tego. Szanujemy Twoją prywatność i bezpieczeństwo danych. Zapoznaj się z naszymi zasadami dotyczącymi plików cookie i polityką prywatności. Oba dokumenty zostały ostatnio zaktualizowane.

Opis techniczny

Co to jest R.A.I.S.E.?

Rysunek 1. Schemat bloku procesora nośnika pamięci flash SF-2500 [1]

Redundant Array of Independent Silicon Elements (redundantny układ niezależnych elementów silikonowych — R.A.I.S.E.™) to technologia uzupełniająca możliwości funkcji Error Correcting Code (kod korekcji błędu — ECC) w procesorze nośnika pamięci flash (FSP), która stanowi komponent LSI® SandForce® DuraClass™.

Wadą pamięci NAND Flash są pojawiające się samoistnie błędy bitowe (BE) podczas jej użytkowania. Na początku użytkowania (BOL) oraz na koniec użytkowania (EOL) pamięci NAND Flash błędy bitowe są wykrywane i korygowane przez komponent Error Correcting Code (ECC).

Rysunek 2. Przykład potencjalnego rozwoju BE w pamięci NAND

Współczynnik błędów bitowych (BER) jest określony przez producenta NAND Flash w fazie produkcji. Jego wielkość jest w dużym stopniu zależna od procesu technologicznego i typu produkowanej pamięci NAND.

BER jest odwrotnie proporcjonalny do liczby cykli zapisu i usuwania z pamięci NAND. W konsekwencji im częściej dane na nośniku NAND Flash są zapisywane i usuwane, tym proporcjonalnie bardziej wzrasta współczynnik błędów bitowych w miarę stałego użytkowania nośnika.

Jak przedstawiono na rysunku 2, niekorygowany bezwzględny współczynnik błędów bitowych (RBER) wzrasta w postępie geometrycznym wraz z programowaniem (zapisem) i czyszczeniem pamięci NAND Flash od początku do końca okresu eksploatacji. Prowadzi to ostatecznie do stanu niestabilności przekraczającej określony przez producenta poziom trwałości cyklu zapis/usuwanie.

W rzadkich przypadkach, gdy dojdzie do błędu bitowego w określonej partii danych, funkcję pierwszej linii obrony pełni komponent ECC.

Jego kompleksowość zmienia się w zależności od zdolności odzyskiwania długości bitów (np. 1 bit, 2 bity (...) 55 bitów na 512 bitów), rodzaju użytego kodu (np. BCH, Reed Solomon) oraz pomocy w usuwaniu błędów pamięci flash i przywróceniu poprawnych danych w głównym komputerze.

Do scharakteryzowania siły komponentu ECC używa się takiego pojęcia, jak współczynnik nieusuwalnych błędów bitowych (UBER). Opisuje ono częstotliwość pojawiania się jednego, nieusuwalnego błędu bitowego nawet w przypadku zastosowania komponentu ECC.

Rysunek 3. Porównanie UBER dla LSI SandForce FSP i standardowego sterownika SSD [2]

Rysunek 3 przedstawia typową sytuacją, gdy dla standardowego sterownika SSD (procesor nośnika pamięci flash) współczynnik nieusuwalnych błędów bitowych wynosi 1 błąd bitowy na każdy 1 kwadrylion bitów (ok. 0,11 petabajtów). Wystawia to dane użytkownika na wzrastające ryzyko pojawienia się nieusuwalnych błędów bitowych oraz ukrytych błędów, do którego dochodzi na dość wczesnym etapie użytkowania w porównaniu z procesorem SandForce SSD (FSP). [2] [3]

Gdy współczynnik BER wyczerpie możliwości komponentu ECC w procesorze nośnika pamięci flash, szczególnie w przypadku okresu końca eksploatacji pamięci NAND Flash, wzrasta ryzyko wystąpienia nieusuwalnego błędu i nieuchronnego uszkodzenia danych.

W takiej sytuacji drugą linię obrony stanowi niewielka ilość pamięci NAND Flash z pojemności dysku SSD zarezerwowana na implementację zabezpieczenia redundantnego układu niezależnych elementów silikonowych (R.A.I.S.E.).

Rysunek 4. Przy użyciu redundantnych informacji jest wadliwa strona zostaje przebudowana na nowy, poprawny blok [2] [4]

R.A.I.S.E. składa się z redundantnych informacji przechowywanych na wielu stronach pamięci NAND Flash w dysku SSD. Służą one do przebudowy strony albo danych poziomu bloku do bloku pamięci NAND Flash, który jest bezsprzecznie poprawny. Rysunek 4 przedstawia ilustrację tego procesu.

Jest to technologia, która zapewnia bezpieczeństwo i stabilność RAID 5 (redundantnego układu niezależnych dysków) na jednym dysku SSD bez dwukrotnej wartości ogólnego zapisu parzystości i przy współczynniku nieusuwalnych błędów bitowych (UBER) niemal czterdzieści kwadrylionów razy mniejszym niż w przypadku standardowego procesora nośnika SSD pamięci flash pozbawionego systemu R.A.I.S.E. Analogicznie, redukcja oznacza 1 błąd bitowy na każde 100 oktylionów bitów (10^-29) lub ok. 111022302462515,66 petabitów przetworzonych danych.

Odzyskiwanie poziomu bloku i strony (jeden bit na taśmę) może trwać ok. 50–100 ms, nie wywierając wpływu dostrzegalnego przez użytkownika i zapewniając bezbłędny proces odzyskiwania po wystąpieniu błędów z gwarantowanym zachowaniem spójności danych.

Wraz z kurczącymi się kolejnymi generacjami litografii wzrasta trudność zarządzania pamięcią NAND Flash w obrębie mniejszych geometrii, a maleje trwałość cyklu zapis/usuwanie.

Z tego powodu zabezpieczenie R.A.I.S.E. stało się rozwiązaniem zalecanym przez producentów pamięci NAND Flash, pomagając w zarządzaniu i stabilizowaniu trwałości pamięci NAND Flash.

Rysunek 5. Warstwy ochrony danych pamięci NAND przy zastosowaniu komponentów ECC, R.A.I.S.E. i CRC-32

W sytuacji, w której doszło do wystąpienia ukrytych błędów wskutek niewykrycia przez komponent ECC nieusuwalnych błędów bitowych, wadliwe dane mogą ponownie pojawić się w głównym komputerze, zwiększając ryzyko uszkodzenia spójności danych użytkownika.

Jeśli komponent FSP ECC nie wykrył błędu, R.A.I.S.E. nie będzie w stanie spełnić swojej funkcji. Konieczne będzie wówczas zastosowanie kontroli 32-bitowej CRC End-to-End w celu przechwytywania danych na bieżąco, zanim dojdzie do naruszenia spójności danych, poprzez zwracanie wadliwych danych z powrotem do komputera głównego jako poprawne.

W przypadku zastosowań o charakterze krytycznym, takich jak giełda, wprowadzenie jednego bitu uszkodzonych danych jako poprawnego do głównego komputera mogłoby doprowadzić do zniszczenia całej gospodarki, stąd tak istotne jest natychmiastowe wychwytywanie błędów.

Podsumowanie

Stopień skomplikowania w zarządzaniu pamięcią NAND Flash wzrasta w postępie geometrycznym od początku do końca jej użytkowania.

Zarządzanie zwiększającym się współczynnikiem błędów bitowych (BER) wymaga innowacyjnych rozwiązań, takich jak LSI SandForce R.A.I.S.E., które zapewnia ochronę danych poza komponentem ECC w kwestii ograniczenia programowego i osłabienia trwałości nośnika NAND Flash.

Zastosowanie mniej wydajnego systemu niż R.A.I.S.E. w już i tak skomplikowanym systemie korekcji błędów (ECC) oraz technologii zarządzania LSI SandForce DuraClass Flash zwiększyłoby ryzyko naruszenia spójności nie tylko danych, ale i całego dysku SSD, do którego mogłoby dojść przez cały cykl eksploatacji nośnika przy zastosowaniu konsumenckim, biurowym i przemysłowym.

Źródła informacji:
  1. SandForce SF-2600 and SF-2500 Enterprise Flash Storage Processors, LSI Corporation (http://www.lsi.com/downloads/Public/Flash-Storage-Processors/LSI_PB_SF-2500_EnterpriseFSP.pdf)

  2. RAISE™ - Redundant Array of Independent Silicon Elements, LSI Corporation (http://www.lsi.com/technology/duraclass/Pages/RAISE.aspx)

  3. LSI DuraClass™ Technology, LSI Corporation (http://www.lsi.com/technology/duraclass/Pages/default.aspx)

  4. SF-2000 Family SSD Processors New Enterprise and Industrial Products, LSI Corporation October 2010 (http://www.lsi.com/)

        Back To Top