ไซต์นี้ใช้คุ้กกี้เพื่อปรับปรุงคุณสมบัติและฟังก์ชั่นการทำงาน การใช้ไซต์นี้จะถือว่าคุณให้ความยินยอมตามนี้ เราให้ความสำคัญกับความเป็นส่วนตัวของคุณและการรักษาความปลอดภัยของข้อมูล กรุณาศึกษานโยบายเกี่ยวกับคุ้กกี้ และ นโยบายความเป็นส่วนตัว ของเราฉบับอัพเดตล่าสุด

ข้อมูลทางเทคนิคอย่างย่อ

R.A.I.S.E. คืออะไร

ภาพที่ 1. SF-2500 แผนผังบล็อคโปรเซสเซอร์สื่อบันทึกข้อมูลแบบแฟลช [1]

Redundant Array of Independent Silicon Elements (R.A.I.S.E.™) เป็นเทคโนโลยีเสริมระบบ Error Correcting Code (ECC) สำหรับ Flash Storage Processor (FSP) ที่พบในส่วนประกอบที่ใช้เทคโนโลยี LSI® SandForce® DuraClass™

NAND Flash มีปัญหาเรื่องข้อผิดพลาดบิตข้อมูล (BE) ที่มักเกิดขึ้นระหว่างการใช้งาน ระหว่างช่วงเริ่มต้นการใช้งาน (BOL) และจนถึงช่วงสิ้นอายุการใช้งาน (EOL) ของ NAND Flash ข้อผิดพลาดบิตข้อมูลเหล่านี้จะถูกตรวจสอบและแก้ไขโดย Error Correcting Code (ECC) ในตัว

ภาพที่ 2 ตัวอย่างการเพิ่มจำนวนของ NAND BER แบบทวีคูณ

อัตราข้อผิดพลาดบิตข้อมูล (BER) กำหนดขึ้นโดยผู้ผลิต NAND Flash ระหว่างการผลิต โดยส่วนใหญ่จะขึ้นอยู่กับกระบวนการผลิตและประเภทของ NAND ที่ผลิต

BER จะมีผลต่อรอบการเขียนโปรแกรมและลบข้อมูลที่เหลือใน NAND ตามสัดส่วน โดยหากอุปกรณ์ NAND Flash มีการเขียนหรือลบข้อมูลบ่อยกว่า อัตราข้อผิดพลาดบิตข้อมูลก็จะเพิ่ม NAND EOL ไปด้วยตามสัดส่วน

จากภาพที่ 2 อัตราข้อผิดพลาดบิตข้อมูล (RBER) ที่ไม่ได้รับการแก้ไขจะมีความถี่เพิ่มเป็นทวีคูณเมื่อมีการเขียนโปรแกรมไปยัง NAND Flash หรือเมื่อมีการลบข้อมูลตั้งแต่ช่วงเริ่มต้นจนสิ้นอายุการใช้งานอุปกรณ์ซึ่งไม่สามารถใช้งานอุปกรณ์ได้อีก ข้อมูลนี้คำนวณเป็นค่าความทนทานต่อรอบการเขียนและลบข้อมูล P/E โดยผู้ผลิต

ในบางกรณีซึ่งเกิดขึ้นน้อยมาก อาจเกิดข้อผิดพลาดบิตข้อมูลกับข้อมูลบางส่วน ระบบป้องกันด่านแรกคือส่วนประกอบ ECC

ความซับซ้อนของ ECC จะตแตก่างกันไปตามความยาวบิตข้อมูลที่กู้คืนได้ (เช่น 1 บิต 2 บิต... 55 บิตต่อ 512 ไบต์) รหัสข้อมูลที่ใช้ (เช่น BCH, Reed Solomon) และระบบช่วยเหลือเพื่อแก้ไขข้อผิดพลาดของแฟลช และการกู้คืนข้อมูลที่ถูกต้องไปยังคอมพิวเตอร์โฮสต์

เพื่อกำหนดลักษณะเฉพาะของส่วนประกอบ ECC คำว่าอัตราข้อผิดพลาดบิตข้อมูลที่ไม่สามารถแก้ไขได้ (UBER) จึงถูกนำมาใช้เพื่อระบุอัตราที่จะเกิดข้อผิดพลาดบิตข้อมูลที่ไม่สามารถแก้ไขได้หลังจากใช้ ECC แล้ว

ภาพที่ 3 LSISandForce FSP เทียบกับ SSD Controller UEBER มาตรฐาน [2]

จากภาพที่ 3 โดยส่วนใหญ่อัตราข้อผิดพลาดบิตข้อมูลที่ไม่สามารถแก้ไขได้สำหรับข้อมูลทุก ๆ 1 ล้านล้านล้านบิต (~0.11 เพทาไบต์) ที่ประมวลผลจะเกิดขึ้น 1 บิตกับ SSD Controller (Flash Storage Processor) าตรฐาน ทำให้ข้อมูลของผู้ใช้อาจเกิดข้อผิดพลาดบิตข้อมูลที่แก้ไขไม่ได้ และข้อผิดพลาดแฝงได้เร็วขึ้นกว่าปกติเมื่อเทียบกับ SandForce SSD Processor (FSP) [2] [3]

• หลังจาก BER ใช้ ECC ใน Flash Storage Processor หมดแล้ว (หมดอายุการใช้งาน NAND Flash) ข้อผิดพลาดที่ไม่สามารถแก้ไขได้ที่เกิดขึ้นจะเพิ่มขึ้นและข้อเสียหายของข้อมูลจะเกิดขึ้นได้อย่างเด่นชัด

ในกรณีนี้ NAND Flash สำรองชุดที่สองจำนวนเล็กน้อยจะถูกสงวนไว้จากความจุของ SSD เพื่อรองรับระบบป้องกัน Redundant Array of Independent Silicon Elements (R.A.I.S.E.)

ภาพที่ 4 หน้าข้อมูลเดี่ยวถูกจัดทำขึ้นใหม่เป็นบล็อคข้อมูลที่อยู่ในสภาพดีจากส่วนข้อมูลซ้ำซ้อน [2] [4]

R.A.I.S.E. อาศัยการรวบรวมข้อมูลจากส่วนข้อมูลซ้ำซ้อนที่จัดเก็บในเพจข้อมูลต่าง ๆ ของ SSD NAND Flash เพื่อจัดทำเป็นเพจใหม่หรือบล็อคข้อมูลเป็นบล็อค NAND Flash ที่สมบูรณ์ตามภาพที่ 4

เทคโนโลยีนี้ช่วยป้องกันและเพิ่มเสถียรภาพให้กับ RAID 5 (Redundant Array Of Independent Disks) สำหรับไดรฟ์ SSD โดยไม่ต้องเขียนข้อมูลพาริตี้เป็นสองเท่า และทำให้อัตราข้อผิดพลาดบิตข้อมูลที่แก้ไขไม่ได้ (UBER) น้อยกว่า SSD Flash Storage Processor มาตรฐานที่ไม่มี R.A.I.S.E.™ ถึงหนึ่งล้านล้านล้านล้านบิต หรือเกิดข้อผิดพลาดเพียง 1 บิตต่อทุก ๆ 100 ออคทิลเลียนบิต (10^-29) หรือมากถึง ~111022302462515.66 พาทาไบต์ของข้อมูลที่มีการประมวลผล

การกู้ข้อมูลระดับเพจและระดับบล็อค (หนึ่งบิตต่อแถบข้อมูลหรือ stripe) อาจเกิดขึ้นที่ 50-100ms โดยผู้ใช้ไม่สามารถสังเกตได้ ทำให้การกู้ข้อมูลที่ผิดพลาดเป็นไปอย่างราบรื่นและมั่นใจได้กับความสมบูรณ์ของข้อมูล

โครงสร้างชิ้นส่วนรุ่นใหม่ ๆ ที่มีขนาดเล็กลงเรื่อย ๆ ทำให้การจัดการ NAND Flash ที่เล็กลงมีความซับซ้อนยิ่งขึ้น ความทนทานต่อการเขียนโปรแกรม/ลบข้อมูลจึงลดลงตามไปด้วย ด้วยเหตุนี้ระบบ R.A.I.S.E. จึงเป็นระบบที่แนะนำโดยผู้ผลิต NAND Flash สำหรับจัดการและปรับปรุงเสถียรภาพในการทำงานของ NAND Flash

ภาพที่ 5 ชั้นป้องกันข้อมูล NAND โดยใช้ ECC, R.A.I.S.E. และ CRC-32

ในกรณีที่อาจเกิดข้อผิดพลาดขึ้นเนื่องจากไม่สามารถตรวจหาข้อผิดพลาดบิตข้อมูลที่ไม่สามารถแก้ไขได้โดย ECC ข้อมูลที่ผิดพลาดอาจถูกส่งคืนไปยังคอมพิวเตอร์โฮสต์และอาจส่งผลต่อความสมบูรณ์ของผู้ใช้

เนื่องจากมีการตรวจพบข้อผิดพลาดโดย FSP ECC ระบบ R.A.I.S.E. จึงไม่สามารถดำเนินการ และระบบตรวจสอบ End-to-End 32 bit CRC จะถูกนำมาใช้เพื่อแคชข้อมูลจากการส่งคืนข้อมูลที่ไม่ถูกต้องไปยังโฮสต์อย่างถูกต้อง

สำหรับแอพพลิเคชั่นที่มีความเปราะบางอย่างแอพพลิเคชั่นซื้อขายหุ้น การเกิดบิตข้อมูลที่ผิดพลาดเพียงบิตเดียวและส่งข้อมูลไปยังคอมพิวเตอร์โฮสต์อาจส่งผลต่อข้อมูลการเงินทั้งหมดหากไม่สามารถตรวจพบข้อผิดพลาดได้ทันท่วงที

สรุป

ความยุ่งยากในการจัดการ NAND Flash จะเพิ่มขึ้นเป็นทวีคูณตั้งแต่เริ่มต้นจนสิ้นสุดอายุการใช้งาน

การจัดการอัตราข้อผิดพลาดบิตข้อมูล (BER) ที่เพิ่มขึ้นทำให้ต้องมีการพัฒนาระบบจัดการใหม่ ๆ เช่น LSI SandForce R.A.I.S.E. เพื่อป้องกันข้อมูลในระดับที่เหนือกว่า ECC สำหรับ NAND Flash ที่มีข้อจำกัดจำนวนรอบการเขียนโปรแกรมและลบข้อมูล

การใช้ระบบอื่นที่มีประสิทธิภาพด้อยกว่า R.A.I.S.E. เพื่อเสริมระบบแก้ไขข้อผิดพลาดเชิงซ้อน (ECC) ที่มีอยู่เดิม และเทคโนโลยี LSI SandForce DuraClass Flash อาจส่งผลไม่เพียงต่อข้อมูลผู้ใช้ แต่ยังอาจส่งผลต่อ SSD ในไคลเอนท์ และแอพพลิเคชั่นใช้งานระหว่างรอบอายุการทำงานของ SSD

ข้อมูลอ้างอิง:
  1. SandForce SF-2600 and SF-2500 Enterprise Flash Storage Processors, LSI Corporation (http://www.lsi.com/downloads/Public/Flash-Storage-Processors/LSI_PB_SF-2500_EnterpriseFSP.pdf)

  2. RAISE™ - Redundant Array of Independent Silicon Elements, LSI Corporation (http://www.lsi.com/technology/duraclass/Pages/RAISE.aspx)

  3. LSI DuraClass™ Technology, LSI Corporation (http://www.lsi.com/technology/duraclass/Pages/default.aspx)

  4. SF-2000 Family SSD Processors New Enterprise and Industrial Products, LSI Corporation October 2010 (http://www.lsi.com/)

        Back To Top