Trang này sử dụng các cookie để cải thiện tính năng và chức năng.
 Sử dụng trang này nghĩa là bạn đã đồng ý về việc này.
 Chúng tôi coi trọng thông tin cá nhân và việc bảo mật cho bạn.
 Vui lòng xem Chính sách CookieChính sách Bảo mật của chúng tôi, chúng tôi vừa cập nhật cho cả hai chính sách này.

Tóm tắt kỹ thuật

R.A.I.S.E. là gì?

Sơ đồ khối Bộ xử lý Lưu trữ Flash SF-2500 [1]

Dãy dự phòng các thành phần Silic độc lập (Redundant Array of Independent Silicon Elements - R.A.I.S.E.™ là một công nghệ bổ sung cho khả năng Mã Sửa Lỗi (ECC) của Bộ xử lý Lưu trữ Flash (FSP) có trong thành phần công nghệ LSI® SandForce® DuraClass™.

Trong quá trình sử dụng một số lỗi bit (BE) sẽ xảy ra một cách tự nhiên trên NAND Flash. Trong quá trình từ lúc bắt đầu sử dụng (BOL) đến lúc kết thúc tuổi thọ (EOL) của NAND Flash, thành phần Mã Sửa Lỗi (ECC) nhúng sẽ phát hiện và sửa những lỗi bit này.

Hình 2. Một ví dụ về sự phát triển nhanh chóng của BER trên NAND

Tỷ lệ lỗi bit (BER) được nhà sản xuất NAND Flash mô tả trong quá trình sản xuất và phụ thuộc phần lớn vào quá trình gia công và loại NAND được sản xuất.

BER tỷ lệ nghịch với số chu kỳ ghi và xoá còn lại trên NAND; do đó khi thiết bị NAND Flash được ghi hoặc xoá thường xuyên hơn, tỷ lệ lỗi bit sẽ tăng theo tỷ lệ thuận và tiến gần hơn đến thời điểm kết thúc tuổi thọ của NAND.

Như thấy trong Hình 2, tần suất của Tỷ lệ lỗi bit thô (RBER) không được sửa tăng lên một cách nhanh chóng khi NAND Flash được ghi và xoá từ lúc bắt đầu sử dụng đến lúc kết thúc tuổi thọ và cuối cùng dẫn đến một trạng thái không thể sử dụng mà nhà sản xuất đã mô tả trong độ bền chu kỳ ghi/xoá.

Trong trường hợp hiếm hoi một lỗi bit xảy ra đối với một đoạn dữ liệu, lớp bảo vệ đầu tiên là thành phần ECC.

Mức độ phức tạp của ECC có thể thay đổi tuỳ thuộc vào khả năng phục hồi độ dài bit (ví dụ 1 bit, 2 bit ...55 bit trên 512 byte), mã được sử dụng (ví dụ: BCH, Reed Solomon) và hỗ trợ việc sửa lỗi Flash và trả lại dữ liệu hợp lệ cho máy tính chủ.

Để mô tả sức mạnh của thành phần ECC, thuật ngữ Tỷ lệ lỗi bit không thể sửa (UBER) được sử dụng để mô tả tỷ lệ mà một lỗi bit không thể sửa duy nhất sẽ xảy ra ngay cả sau khi ECC đã được áp dụng.

Hình 3. So sánh UEBER giữa LSI SandForce FSP và Bộ điều khiển SSD Tiêu chuẩn [2]

Trong Hình 3, thông thường Tỷ lệ lỗi bit không thể sửa ở mức 1 lỗi bit trên mỗi 1 triệu tỷ bit (~0,11 Petabyte) được xử lý xảy ra trên một Bộ điều khiển SSD tiêu chuẩn (Bộ xử lý Lưu trữ Flash) và đặt dữ liệu của người dùng đối mặt với nguy cơ cao hơn gặp phải các lỗi bit không thể sửa và lỗi ngầm khá sớm trong vòng đời sử dụng so với Bộ xử lý (FSP) SandForce. [2] [3]

Một khi BER đã làm kiệt quệ khả năng ECC trên Bộ xử lý Lưu trữ Flash, đặc biệt là tại thời điểm kết thúc tuổi thọ của NAND Flash, xác suất xảy ra lỗi không thể sửa tăng lên và việc hỏng dữ liệu sẽ sớm xảy ra.

Trong trường hợp này, lớp bảo vệ thứ hai là một lượng nhỏ NAND Flash được dự phòng từ dung lượng của ổ SSD để thực thi chế độ bảo vệ Dãy Dự phòng Các thành phần Silic Độc lập (R.A.I.S.E.).

Hình 4. Một trang hỏng duy nhất được xây dựng lại trên một khối tốt mới đã biết từ thông tin dự phòng [2] [4]

R.A.I.S.E. được tạo ra từ các thông tin dự phòng lưu trữ trong nhiều trang khác nhau trên SSD, các thiết bị NAND Flash để xây dựng lại dữ liệu ở mức trang hoặc khối một cách rõ ràng trên một khối NAND Flash tốt đã biết như minh hoạ trong Hình 4.

Công nghệ này mang đến sự bảo vệ và độ tin cậy của RAID 5 (Redundant Array Of Independent Disks - Dãy Dự phòng Các đĩa Độc lập) trên một ổ SSD duy nhất mà không tăng gấp đôi dung lượng ghi của bit chẵn lẻ và một Tỷ lệ lỗi bit không thể sửa (UBER) ở mức thấp hơn gần một triệu tỷ so với một Bộ xử lý Lưu trữ Flash SSD tiêu chuẩn không trang bị R.A.I.S.E. hay 1 lỗi bit trên mỗi 100 tỷ tỷ tỷ bit (10^-29) hay ~111022302462515,66 Petabyte dữ liệu được xử lý.

Việc khôi phục ở mức trang và khối (bit duy nhất trên mỗi dải) có thể diễn ra trong 50-100 ms và không tạo ra tác động mà người dùng có thể cảm nhận được, cho phép thực hiện một quá trình khôi phục lỗi thông suốt với tính toàn vẹn dữ liệu được bảo đảm.

Với mỗi lần thu nhỏ kích thước chế tạo của chip nhớ thế hệ mới, việc quản lý, bố trí NAND Flash nhỏ hơn sẽ phức tạp hơn, còn độ bền chu kỳ ghi/xoá sẽ giảm đi. Theo đó, chế độ bảo vệ R.A.I.S.E. đã trở thành một giải pháp được các nhà sản xuất NAND Flash khuyên dùng để quản lý và nâng cao độ tin cậy của NAND Flash.

Hình 5. Các lớp bảo vệ dữ liệu trên NAND sử dụng ECC, R.A.I.S.E. và CRC-32

Trong những trường hợp này khi các lỗi ngầm có thể xảy ra do thành phần ECC không phát hiện được ra lỗi bit không thể sửa, dữ liệu không hợp lệ có thể bị trả lại cho máy tính chủ và tính toàn vẹn của dữ liệu người dùng có nguy cơ bị ảnh hưởng.

Vì thành phần ECC của FSP không phát hiện được ra lỗi nào, R.A.I.S.E. không thể hỗ trợ và quá trình kiểm tra CRC 32 bit từ nguồn đến đích (End-to-End) được sử dụng để phát hiện dữ liệu khi đang hoạt động trước khi tính toàn vẹn dữ liệu bị ảnh hưởng, bằng cách trả lại dữ liệu không hợp lệ cho thiết bị chủ như là dữ liệu hợp lệ.

Trong các ứng dụng tối quan trọng như mua bán chứng khoán, nguy cơ của việc đưa một bit dữ liệu hỏng duy nhất được coi là hợp lệ đến máy tính chủ có thể phá huỷ toàn bộ nền kinh tế nếu lỗi đó không được phát hiện kịp thời.

Kết luận

Mức độ phức tạp trong việc quản lý NAND Flash tăng lên một cách nhanh chóng từ lúc bắt đầu sử dụng đến lúc kết thúc tuổi thọ.

Quản lý Tỷ lệ lỗi bit (BER) tăng lên đòi hỏi các giải pháp đổi mới như LSI SandForce R.A.I.S.E. để bảo đảm sự bảo vệ dữ liệu ngoài ECC đối với tuổi thọ ghi và xoá hữu hạn của thiết bị NAND Flash.

Sử dụng bất cứ công cụ gì ngoài R.A.I.S.E. để bổ sung cho một hệ thống sửa lỗi (ECC) đã quá phức tạp và công nghệ quản lý Flash LSI SandForce DuraClass sẽ gây nguy hiểm cho tính toàn vẹn của không chỉ dữ liệu người dùng mà còn toàn bộ SSD trong các lớp ứng dụng khách, doanh nghiệp và công nghiệp trong suốt vòng đời của SSD.

        Back To Top