Die AMD EPYC™ Prozessorplattform der 5. Generation (Turin) basiert auf AMDs Zen 5-Mikroarchitektur und wurde entwickelt, um eine höhere Leistung sowie eine verbesserte Effizienz und Skalierbarkeit für die anspruchsvollen Workloads heutiger Rechenzentren zu bieten. Die EPYC 9005-Serie unterstützt 1P- und 2P-Konfigurationen und bietet zwölf DDR5-Speicherkanäle pro Prozessor mit Geschwindigkeiten von bis zu 6.400MT/s für mehr Bandbreite und eine bessere Reaktionsfähigkeit. Mit Konfigurationen mit bis zu 192 Kernen und 384 Threads bietet die Turin-Plattform die Rechenleistung und den Speicherdurchsatz, die für intensive Unternehmens-, Virtualisierungs- und HPC-Anwendungen erforderlich sind.
| Spezielle Anwendungen | ||
| Künstliche Intelligenz | Cloud Computing | Daten und Analytik |
| Finanzdienstleistungen | Medien und Unterhaltung | Netzwerke und Telekommunikation |
| Produktdesign | Supercomputer | Virtualisierung |
Auf einen Blick
AMD 5. Generation EPYC™ (Turin) Serie 9005
- Unterstützt bis zu 6TB (Terabytes) RAM pro Prozessor
- Unterstützt DDR5 Registered DIMMs* mit bis zu 6.400MT/s, was Übertragungsraten von 51,2GB/s je Modul entspricht.
* Turin unterstützt die Modultypen DDR5 LRDIMM, DDR5 UDIMM, NVDIMM-N und NVDIMM-P nicht.
Speicherarchitektur
Die Speicherarchitektur basiert auf zwölf Kanälen, die in zwei Bänken pro Prozessor angeordnet sind. Jeder Prozessor kann mit 12 oder 24 Modulen konfiguriert werden, je nach Motherboard-Layout, um die maximale aggregierte Speicherbandbreite zu erreichen.
- 12 Speicherkanäle pro Prozessor.
- Bis zu 2 DIMMs pro Kanal.
- Bis zu 24 DIMMs pro Prozessor.
Regeln für die Auffüllung
AMD 5. Gen EPYC (Turin) 9xx5 Serie - SP5 1P/2P, 12 Sockel, 1 DPC
- DIMM-Modultypen nicht vermischen. Alle müssen RDIMM-Modultypen mit derselben ECC-Konfiguration (x72 / x80) sein.
- Kein Vermischen von x4, x8, 16Gbit, 24Gbit, 32Gbit
AMD 5. Gen EPYC (Turin) 9xx5 Serie - SP5 1P/2P, 24 Sockel, 2 DPC
- DIMM-Modultypen nicht vermischen. Alle müssen RDIMM-Modultypen mit derselben ECC-Konfiguration (x72 / x80) sein.
- Kein Vermischen von x4, x8, 16Gbit, 24Gbit, 32Gbit
AMD 5. Gen EPYC (Turin) 9xx5 Serie Chipsatz-Bestückungsregeln
AMD EPYC™ (Turin) 9xx5 SERIE – SP5 1P/2P, 12 Sockel – 1 DPC
(12 Kanäle, 12 Sockel je CPU, 1 DPC)
 | |
|---|---|
| Modultyp | 1 DIMM pro Kanal, 1 DPC |
| Registered DIMM (RDIMM) | 6.400MT/s |
AMD 5. Gen EPYC (Turin) 9xx5 Serie - SP5 1P/2P, 24 Sockel – 2 DPC
(12 Kanäle, 24 Sockel je CPU, 2 DPC)
|  | |
|---|---|---|
| Modultyp | 1 DIMM pro Kanal, 1 DPC | 2 DIMMs pro Kanal, 2 DPC |
| Registered DIMM (RDIMM) | 5.200MT/s | 4.400MT/s (1R+1R) 4.000MT/s (2R+2R) |
