AMD 第 5 世代 EPYC™ プロセッサプラットフォーム (Turin) は、AMD の Zen 5 マイクロアーキテクチャに基づいて構築されており、現在の要求の厳しいデータセンターのワークロードに対応するハイパフォーマンス、優れた効率性、および拡張性を提供するよう設計されています。1P および 2P 構成をサポートし、EPYC 9005 シリーズは、プロセッサにつき 12 個の DDR5 メモリチャネルを提供し、最大速度は 6400MT/秒に達し、帯域幅と応答性の向上を実現しています。192 コアと 384 スレッドを提供する構成により、Turin プラットフォームは、高負荷のエンタープライズ用途、仮想化、HPC アプリケーションに必要な計算能力とメモリスループットを提供します。
| 対象用途 | ||
| 人工知能 | クラウドコンピューティング | データおよびアナリティクス |
| 金融サービス | メディアおよびエンターテインメント | ネットワーキングおよび通信 |
| Product design | スーパーコンピューティング | 仮想化 |
概観
AMD 第5世代 EPYC™ (Turin) 9005 シリーズ
- プロセッサあたり最大 6TB (テラバイト) のメモリに対応
- 最大 6400MT/秒の DDR5 レジスタードDIMM* をサポート (モジュールあたり 51.2GB/秒の転送速度に相当)
* Turin は、DDR5 LRDIMM、DDR5 UDIMM、NVDIMM-N、および NVDIMM-P モジュールタイプには対応していません。
メモリアーキテクチャ
メモリアーキテクチャは、プロセッサごとに 2 つのバンクに配置された 12 チャンネルを基本としています。マザーボードのレイアウトに応じて、プロセッサごとに 12 モジュールまたは 24 モジュールで構成でき、最大総合帯域幅を実現します。
- プロセッサあたり 12個 のメモリチャネル
- チャンネルあたり最大 2 DIMM/
- プロセッサあたり最大 24 つの DIMM
ポピュレーションルール
AMD 第 5 世代 EPYC (Turin) 9xx5 シリーズ - SP5 1P/2P、12 ソケット、1 DPC
- DIMM モジュールタイプの混在不可。すべて同じ ECC 構成 (x72 / x80) の RDIMM モジュールタイプであること。
- x4、x8、16Gbit、24Gbit、32Gbit の混在不可。
AMD 第 5 世代 EPYC (Turin) 9xx5 シリーズ - SP5 1P/2P、24 ソケット、2 DPC
- DIMM モジュールタイプの混在不可。すべて同じ ECC 構成 (x72 / x80) の RDIMM モジュールタイプであること。
- x4、x8、16Gbit、24Gbit、32Gbit の混在不可。
AMD 第 5 世代 EPYC (Turin) 9xx5 シリーズチップセットポピュレーションルール
AMD EPYC™ (Turin) 9xx5 シリーズ - SP5 1P/2P、12 ソケット、1 DPC
(12 チャネル、CPU あたり 12 ソケット、1 DPC)
![]() | |
|---|---|
| モジュールタイプ | チャンネルあたり1 DIMM、1 DPC |
| レジスタード DIMM (RDIMM) | 6400MT/秒 |
AMD 第 5 世代 EPYC (Turin) 9xx5 シリーズ - SP5 1P/2P、24 ソケット、2 DPC
(12 チャネル、CPU あたり 24 ソケット、2 DPC)
![]() | ![]() | |
|---|---|---|
| モジュールタイプ | チャンネルあたり1 DIMM、1 DPC | チャンネルあたり2 DIMM、2 DPC |
| レジスタード DIMM (RDIMM) | 5200MT/秒 | 4400MT/秒 (1R+1R) 4000MT/秒 (2R+2R) |

