Calificada por los principales fabricantes de placas madre del mundo1
Probada y aprobada para que pueda ensamblar y actualizar con confianza en su placa madre preferida.
DDR5 es la quinta generación de memoria de acceso aleatorio dinámico síncrono de velocidad de datos doble, también conocida como DDR5 SDRAM. Comenzó en el 2017 por el organismo de estándares de la industria JEDEC (Joint Electron Device Engineering Council) con aportes de los principales proveedores mundiales de arquitectura de conjuntos de chips y semiconductores de memoria, incluido Kingston. La DDR5 está diseñada con nuevas características para un mayor rendimiento, menor consumo de energía y una integridad de datos más sólida para la próxima década de informática. DDR5 debutó en 2021.
DDR5 comienza a 4800MT/seg*, mientras que la DDR4 alcanza un máximo de 3200MT/seg. Esto representa un aumento del 50% en el ancho de banda. En cadencia con los lanzamientos de plataformas informáticas, DDR5 tiene velocidades estándar planificadas que escalarán hasta 8800MT/seg, posiblemente más allá.
A 1.1 V, la DDR5 consume aproximadamente un 20% menos de energía que los componentes equivalentes a la DDR4 a 1.2 V. Si bien conserva la vida útil de la batería en las computadoras portátiles, también tiene una ventaja significativa para los servidores empresariales que trabajan las 24 horas.
Los módulos DDR5 cuentan con circuitos integrados de administración de energía (PMIC), que ayudan a regular la energía requerida por los diversos componentes del módulo de memoria (DRAM, registro, concentrador SPD, etc.). Para los módulos de clase de servidor, el PMIC usa 12V, y para los módulos de clase de PC, el PMIC usa 5V. Esto permite una mejor distribución de energía que las generaciones anteriores, mejora la integridad de la señal y reduce el ruido.
La DDR5 utiliza un nuevo dispositivo que integra la EEPROM Detección de presencia serial “Serial Presence Detect (SPD)” con funciones de concentrador adicionales, administrando el acceso al controlador externo y desacoplando la carga de memoria en el bus interno del externo.
La DDR5 divide el módulo de memoria en dos subcanales direccionables independientes de 32 bits para aumentar la eficiencia y reducir las latencias de los accesos de datos para el controlador de memoria. El ancho de datos del módulo DDR5 sigue siendo de 64 bits, sin embargo, dividirlo en dos canales direccionables de 32 bits aumenta el rendimiento general. Para la memoria de clase de servidor (RDIMM), se agregan 8 bits a cada subcanal para el soporte de ECC para un total de 40 bits por subcanal u 80 bits por rango. Los módulos Dual Rank cuentan con cuatro subcanales de 32 bits.
La muesca en el centro del módulo actúa como una llave, alineándose con las ranuras de la DDR5 para evitar que se instalen DDR4, DDR3 u otros tipos de módulos no compatibles. A diferencia de la DDR4, las claves del módulo DDR5 difieren entre tipos de módulo: UDIMM y RDIMM
On-Die ECC (Código de corrección de errores) es una nueva función diseñada para corregir errores de bits dentro del chip de la DRAM. A medida que aumenta la densidad de los chips DRAM debido a la reducción de la fotolitografía de obleas, aumenta el potencial de fuga de datos. On-Die ECC mitiga este riesgo corrigiendo errores dentro del chip, aumentando la confiabilidad y reduciendo las tasas de defectos. Esta tecnología no puede corregir errores fuera del chip o que ocurren en el bus entre el módulo y el controlador de memoria alojado dentro de la CPU. Los procesadores habilitados para ECC en servidores y estaciones de trabajo cuentan con la codificación que puede corregir errores de uno o varios bits sobre la marcha. Deben estar disponibles bits de DRAM adicionales para permitir que se produzca esta corrección, incluidos en los tipos de módulo de clase ECC como ECC sin búfer, registrado y Carga reducida.
Los RDIMMs DDR5 de Clase de servidor agregan sensores de temperatura a los extremos de los módulos para monitorear las condiciones térmicas a lo largo del DIMM. Esto permite un control más preciso del enfriamiento del sistema, a diferencia del rendimiento de aceleración que se ve en la DDR4 por altas temperaturas.
La DDR5 duplica los bancos de 16 a 32. Esto permite que se abran más páginas a la vez, lo que aumenta la eficiencia. También se duplica la longitud mínima de ráfaga a 16, frente a 8 de la DDR4. Esto mejora la eficiencia del bus de datos, proporcionando el doble de datos en el bus y, en consecuencia, reduce el número de lecturas/escrituras para acceder a la misma línea de datos de caché.
La DDR5 agrega un nuevo comando llamado SAME-BANK Refresh, que permite actualizar solo un banco por grupo de bancos, en comparación con todos los bancos. En comparación con la DDR4, este comando permite que la DDR5 mejore aún más el rendimiento y la eficiencia.
La DDR5 utiliza la Ecualización de retroalimentación de decisiones (DFE) para proporcionar una integridad de señal estable y confiable en el módulo, necesaria para un ancho de banda elevado.
Si bien los módulos de memoria en sí parecen similares a la DDR4, hay cambios significativos que los hacen incompatibles con los sistemas antiguos. La ubicación de la llave (muesca en el centro) se mueve para evitar que se instalen en ranuras incompatibles.
Probada y aprobada para que pueda ensamblar y actualizar con confianza en su placa madre preferida.
Tasas de datos (velocidad en MT/s)* | 3600, 4000, 4400, 4800, 5200, 5600, 6000, 6400, 6800, 7200, 7600, 8000, 8400, 8800 |
Densidades de DRAM monolíticas (Gbit) | 8Gb, 16Gb, 24Gb, 32Gb, 48Gb, 64Gb |
Tipo de paquete y Ballout (x4, x8 / x16) | BGA, 3DS TSV (78, 82/102) |
Interfaz | |
---|---|
Voltaje (VDD / VDDQ / VPP) | 1.1 / 1.1 / 1.8 V |
VREF Interno | VREFDQ, VREFCA, VREFCS |
Comando/dirección | POD (drenaje pseudo abierto) |
Ecualización | DFE (Ecualización por realimentación dinámica) |
Longitud de ráfaga | BL16 / BC8 / BL32 (opcional) |
Arquitectura del núcleo | |
Número de bancos | 32 Bancos (8 Grupos de bancos) 8 BG (grupos de bancos) x 4 bancos (16-64Gb x4/x8) 8 BG (grupos de bancos) x 2 bancos (16-8Gb x4/x8) 16 Bancos (4 Grupos de bancos) 4 BG (grupos de bancos) x 4 bancos (16-64Gb x16) 4 BG (grupos de bancos) x 2 bancos (8Gb x16) |
Tamaño de página (x4 / x8 / x16) | 1KB / 1KB / 2KB |
Prefetch (precarga) | 16n |
DCA (Ajuste del ciclo de trabajo) | DQS y DQ |
Monitoreo retardo interno DQS | Oscilador de intervalo DQS |
ODECC (On-die ECC) | 128b+8b SEC comprobación de errores y depuración |
CRC (verificación de redundancia cíclica) | Lectura/escritura |
ODT (Terminación On-die) | DQ, DQS, DM, bus de CA |
MIR (Pin “Mirror”) | Sí |
Inversión del bus | Inversión de comando/dirección (CAI) |
Capacitación de CA, Capacitación de CS | Capacitación de CA, capacitación de CS |
Modos de capacitación de nivelación de escritura | Mejorado |
Patrones de capacitación de lectura | MRs dedicadas para serie definida por el usuario, reloj y LFSR - patrones de capacitación generados |
Registros de modos | Hasta 256 x 8 bits |
Comandos de PRECARGA | Todo el banco, por banco y el mismo banco |
Comandos de ACTUALIZACIÓN | Todo el banco y el mismo banco |
Modo loopback | Sí |