Швидкість передачі даних (швидкість у МТ/с) |
3600, 4000, 4400, 4800, 5200, 5600, 6000, 6400, 6800, 7200, 7600, 8000, 8400, 8800
|
Щільність кристалів DRAM (Гбіт) |
8, 16, 24, 32, 48 та 64 Гб |
Тип пакування та кількість контактів (x4, x8 / x16) |
BGA, 3DS TSV (78, 82 / 102) |
Інтерфейс
|
Напруга живлення(VDD / VDDQ / VPP) |
1,1 / 1,1 / 1,8 В |
Внутрішня напруга VREF |
VREFDQ, VREFCA, VREFCS |
Команда/адреса |
POD (Pseudo Open Drain) |
Еквалізація |
DFE (динамічна еквалізація за зворотним зв’язком) |
Довжина пакету даних |
BL16 / BC8 / BL32 (необов’язково) |
Архітектура ядра
|
Кількість банків |
32 банки (8 груп банків) 8 груп x 4 банки (16-64 Гб x4/x8) 8 груп x 2 банки (8 Гб x4/x8)
16 банків (4 групи банків) 4 групи x 4 банки (16-64 Гб x16) 4 групи x 2 банки (8 Гб x16) |
Розмір сторінки (x4 / x8 / x16) |
1 / 1 / 2 кб |
Попередня вибірка |
16n |
DCA (Коригування робочого циклу) |
DQS та DQ |
Внутрішній моніторинг затримки DQS |
Генератор інтервалів DQS |
ODECC (вбудована ECC) |
128 + 8 біт SEC, перевірка та усунення помилок |
CRC (Циклічний контроль надлишковості) |
Читання/запис |
ODT (термінування на чипі) |
Шина DQ, DQS, DM, CA |
MIR («дзеркальний» контакт) |
Так |
Інверсія шини |
Інверсія команд/адрес (CAI) |
Тренування CA, тренування CS |
Тренування CA, тренування CS |
Режими тренування вирівнювання запису |
Покращений рівень |
Шаблони тренування читання |
Виділені MR для заданих користувачем послідовних, тактових або LFSR -згенерованих шаблонів тренування |
Регістри режиму |
До 256 x 8 біт |
Команди попереднього заряджання |
Всі банки, один банк, той самий банк |
Команди оновлення |
Всі банки, той самий банк |
Режим «зворотня петля» |
Так |