Nền tảng Bộ xử lý AMD EPYC™ thế hệ thứ 4 (Siena)

Mục đích sử dụng

• Nhà cung cấp dịch vụ đám mây
• Điện toán biên
• Trí tuệ nhân tạo
• Viễn thông / Mạng hỗ trợ 5G
• Doanh nghiệp vừa và nhỏ

Sơ lược

AMD EPYC^™ thế hệ thứ 4 (Siena) Chuỗi 8004

• Hỗ trợ tối đa đến 1,152 TB{{Footnote.N72861}} (Terabyte) bộ nhớ trên mỗi bộ xử lý
• Hỗ trợ DIMM DDR5 có thanh ghi{{Footnote.N72862}} lên đến 4800 MT/giây, tương đương với tốc độ truyền 38,4 GB/giây trên mỗi thanh RAM

Kiến trúc bộ nhớ

Kiến trúc bộ nhớ được thiết lập trên cơ sở sáu kênh (6CH) sắp xếp thành tối đa hai bank nhớ trên mỗi bộ xử lý. Tùy vào bố cục của bo mạch chủ mà mỗi bộ xử lý có thể được định cấu hình với 6 hoặc 12 thanh RAM để đạt tối đa mức băng thông bộ nhớ tổng hợp.

• 6 kênh nhớ trên mỗi bộ xử lý
• Tối đa 2 DIMM mỗi kênh
• Tối đa 12 DIMM mỗi bộ xử lý